디지털논리회로실험1-.hwp

1.UNIT OBJECTIVE 2.UNIT FUNDAMENTALS 3.NEW TERMS AND WORDS 4.DISCUSSION UNIT OBJECTIVE tri-state buffer의 작동을 증명한다. UNIT FUNDAMENTALS tri-state logic장치는 3개의 독특한 output state를 갖는다. 게다가 tri-state장치는 high 와 low output state, 그리고 3번째 output state인 high impedance state또는 high-Z state를 갖는다. high-Z state는 장치의 output에서 개방회로와 동등하다. 이것은 tri-state의 기호다. ENABLE INPUT(EN)에서 logic 1은 buffer가 규칙대로 작동하는 것을 허락한다. output은 input과 같은 logic state이다. EN신호가 logic 0일 때, buffer output은 high impedance state이다. data input은 output에 아무런 영향을 미치지 못한다. 어떤 tri-state device는 logic 0에 의해서 할 수 있는 것을 배치한다. enable input에서 원은 이 상태를 나타내고, EN INPUT은 기호가 없다. 이 장에서 tri-state buffer에 기초를 두고 있다. tri-state logic 장치는 data bus에서 data의 움직임을 유용하게 한다. 많은 tri-state장치를 data bus에 연결할 수 있다. 단지 용이한 tri-state 장치만 bus에 data를 보내거나 data를 받을 수 있다. tri-state 장치의 출력은 source나 sink전류를 할 수 있다. output이 high일 때 tri-state장치는 전류원이고, output이 low일 때 sink current이다. high-Z state에서 tri-state장치는 source 또는 sink output current가 아니다. 출력 전류는 0이다. 다음은 tri-state logic이 할 수 있는 것이다. 태그: / 디지털 / 논리회로 / 실험 / 출력 / 전류원

디지털논리회로실험1-.hwp

1.UNIT OBJECTIVE 2.UNIT FUNDAMENTALS 3.NEW TERMS AND WORDS 4.DISCUSSION JK flip-flop의 기호를 보여준다. 두 data 입력과 clock 입력이 있다. JK flip-flop은 negative clock edge signal이 요구되지만 다른 것은 positive clock edge signal이 요구되는 것도 있다. 게다가 비동시성의 preset과 clear input은 각각 JK flip-flop에서 SET과 RESET이다. 출력 Q와 Q-not은 보수이다. JK flip-flop은 기능이 다양하기 때문에 많이 사용되는 flip-flop이다. JK flip-flop은 RS flip-flop, T flip-flop, D-type flip-flop, master-slave JK flip-flop의 특징을 적용시킬 수 있다. 기본적인 JK flip-flop은 본질적으로 clocked RS flip-flop이다. J와 K input은 R과 S input과 같다. T flip-flop은 J와 K input의 JK flip-flop을 high에 set 한다. T flip-flop의 output은 모든 clock 신호에서 state를 변화시킨다. D-type flip-flop은 보수의 J와 K input을 갖는 JK flip-flop이다. mater-slave flip-flop은 slave의 input에 연결된 master의 output을 가진 두 개의 JK flip-flop이다. master-slave flip-flop은 output이 헛도는 것을 방지하는데 유용하게 쓰인다. JK flip-flop은 RS flip-flop, T flip-flop, D-type flip-flop, master-slave flip-flop의 특성에 맞게 적용시킬 수 있다. NEW TERMS AND WORDS JK flip-flop - 두 data input과 한 개의 clock imput을 갖는 flip-flop master-slave JK flip-flop - master와 slave의 두 개의 flip-flop을 갖는 회 로 master의 출력은 slave의 입력에 연결된다. 태그: / 디지털 / 논리회로 / 실험 / 방지 / 특성

디지털논리회로실험1-.hwp

1.UNIT OBJECTIVE 2.UNIT FUNDAMENTALS 3.NEW TERMS AND WORDS 4.DISCUSSION 어떤 flip-flop은 입력으로 clock 신호를 갖는다. 특정한 clock 신호의 logic level에 반응하는 것을 가능하게 한다. flip-flop을 움직이는 clock 신호의 두 가지 형태는 다음과 같다. clock 입력에서 기호는 clock 신호임을 확인한다. clock 의 양극으로 반응하는 변화는 입력 데이터에 반응하기 위해 flip-flop 오른쪽에서 가능하게 한다. CLK 기호는 원과 삼각형이다. NEW TERMS AND WORDS bi-stable - 한 logic state에서 반대 state로 전환 될 때까지 출력을 유지하는 것 clear - flip-flop의 출력을 만들기 위해 logic 0으로 가는 것 cross-coupled - 각 출력으로부터 근접한 gate의 입력으로의 feedback으로 형성 된 gate들의 쌍 D-type flip-flop - 출력과 입력을 같게 만들기 위해 clock 신호가 필요로 하는 flip-flop회로 flip-flop - data bit를 저장 할 수 있는 회로 preset - flip-flop의 Q 출력을 만들기 위해 logic 1 state로 가는 것 reset - 깨끗이 하는 것 RS flip-flop - set 와 reset을 할 수 있는 두 입력 S와 R을 갖는 flip-flop Set - 미리 setting하는 것 transition - high나 low의 안정된 state level에 반대하는 것으로 clock 신호의 부 분으로 양극이나 음극으로 가는 것 EXERCISE 5-1 Set/Reset Flip-Flop EXERCISE OBJECTIVE flip-flop의 set/reset의 작동 특징을 밝힌다. DISCUSSION set/reset flip-flop은 S와 R의 두 가지 입력이 있고 두 개의 반대되는 Q와 Q-not의 출력이 있다. S와 R에서 원은 logic low가 요구되는 것을 나타낸다. 태그: / 디지털 / 논리회로 / 실험 / 출력 / 입력

디지털논리회로실험1-.hwp

1.UNIT OBJECTIVE 2.UNIT FUNDAMENTALS 3.NEW TERMS AND WORDS 4.DISCUSSION NEW TERMS AND WORDS buffer - 하나의 input과 output있고 output logic state와 input logic state가 같은 logic gate fall time - 신호가 90%지점에서 10%지점까지 이동하는데 걸리는 시간 hysteresis - 아날로그 파형에 의한 gate의 반응시간을 이용하는 데 사용되는 feedback의 형태 inverter - 하나의 input과 output, 그리고 output logic state는 input과 반대 값을 갖는 logic gate Low Power Schottky(LS) - improve gate performance에서 다이오드로 떨어지는 high speed/low voltage를 사용하는 집합체 logic의 형태 NOT - 여수를 수행하는데 사용되는 logic 회로의 형태 rise time - 신호가 10% 지점에서 90% 지점으로 이동하는데 요구되는 시간 Schmitt trigger - 시작점을 정의하기 위해 이력현상을 이용하는 gate의 형태 transfer characteristics - logic gate의 output과 input voltage level 사이에서의 관계 VIH - logic 1에서 standard gate의 input에 대한 최소 전압 VIL - logic 0에서 standard gate의 input에 대한 최소 전압 VT+ - Schmitt gate에서 양극으로 가는 경계 전압 VT- - Schmitt gate에서 음극으로 가는 경계 전압 EXERCISE 4-1 DC Operation of a Not and an OR-TIE EXERCISE OBJECTIVE NOT와 OR-TIE함수의 동작을 설명하라. DISCUSSION NOT gate는 logic state의 여수이다. 태그: / 디지털 / 논리회로 / 실험 / 여수 / 동작

디지털논리회로실험1-.hwp

1.UNIT OBJECTIVE 2.UNIT FUNDAMENTALS 3.NEW TERMS AND WORDS 4.DISCUSSION NEW TERMS AND WORDS equality - input logic state가 같은 상태 EXCLUSIVE-NOR(XNOR) - equality의 input 상태 또는 inequality의 상태에서 high output state를 수행하는 logic gate EXCLUSIVE-OR(NOR) - equality의 input상태나 inequality의 상태에서 low output state 를 수행하는 logic gate inequality - input logic state가 같지 않은 상태 open collector - 일반적으로 pull-up resistor가 cllector에 연결되어야 하는 gate output 형태 Exercise 3-1 EXCLUSIVE OR/NOR Gate Functions EXERCISE OBJECTIVE EXCLUSIVE-OR와 EXCLUSIVE-NOR logic gate의 작용을 설명하라. DISCUSSION 74LS136 IC package는 XOR와 XNOR 함수를 형성할 수 있다. XOR 회로의 output은 inequality의 input상태에서 high이다. XNOR 회로의 output은 equality의 input상태에서 high이다. XOR와 XNOR gate의 output은 동일한 XOR와 XNOR input state에 대해서 반대이다. Exercise 3-2 Dynamic Response of XOR/XNOR Gate square wave input에서 XOR와 XNOR gate의 반응을 설명하라. DISCUSSION two-input XOR또는 XNOR gate는 one　 input이 이끌어낸 high또는 low를 쓸수 없게 할수 없다. two-input XOR gate는 input이 pulled high의 하나라면 완전하게 수행한다. two-input XNOR gate는 input이 pulled low의 하나라면 완전하게 수행한다. 태그: / 디지털 / 논리회로 / 실험 / 출력 / 수행